Requested Patent:

JP62229976A

Title:

FIELD EFFECT TRANSISTOR WITH LIGHTLY DOPED DRAIN STRUCTURE AND METHOD FOR MANUFACTURING THE SAME;

Abstracted Patent:

US5061649;

Publication Date:

1991-10-29;

Inventor(s):

TAKENOUCHI NAOKO (JP); HIEDA KATSUHIKO (JP);

Applicant(s):

TOKYO SHIBAURA ELECTRIC CO (JP);

Application Number:

US19870029954 19870325;

Priority Number(s):

JP19860071158 19860331:

IPC Classification:

H01L21/265;

Equivalents:

DE3709708, KR9102037;

ABSTRACT:

A semiconductor integrated circuit device is disclosed which has an MOSFET with a lightly doped drain or LLD structure. A gate electrode layer is insulatively provided above a semiconductor substrate of p conductivity type. Source and drain layers of n conductivity type are formed in the substrate in such a manner as to be substantially self-aligned with the gate electrode. Each of these source and drain layers is comprised of a heavily doped diffusion layer and a lightly doped diffusion layer. The n- diffusion layer is deep enough to fully surround the heavily doped layer in the substrate. The n- diffusion layer has a step-like cross-section, whereby the effective channel length of MOSFET is increased inside the substrate to increase the punch-through voltage level.

19日本国特許庁(JP)

10 特許出願公開

⑩ 公 開 特 許 公 報 (A) 昭62 - 229976

(i)Int Cl. 1

識別記号

庁内整理番号

匈公開 昭和62年(1987)10月8日

29/78 H 01 L 27/08

102

8422-5F 7735-5F

審査請求 未請求 発明の数 2 (全5頁)

9発明の名称

半導体装置およびその製造方法

创特 随 昭61-71158

22H 願 昭61(1986)3月31日

明 @発 者 竹之内

直子

川崎市幸区小向東芝町1番地 株式会社東芝総合研究所内

@発 明 者 Œ

克 彦

川崎市幸区小向東芝町1番地 株式会社東芝総合研究所内

の出 願 株式会社東芝 人

川崎市幸区堀川町72番地

武彦 個代 理 人 弁理士 鈴江

外2名

1. 発明の名称

半導体装置およびその製造方法

- 2. 特許請求の範囲
- (1) 複数のMOSFETを集積形成してなる 半導体装置において、MOSFETのソース。ド レイン領域のうち少なくともドレイン領域を、ゲ ート領域に隣接する部分で浅く、ゲート領域から 所定距離をおいて階段状に深くなる低不純物濃度 の拡散圏と、この拡散層内のゲート領域から所定 距離離れた位置の表面部に形成された高不輔物濃 度の拡散層とから構成したことを特徴とする半導 体装置。
- (2) 前記低不鈍物濃度の拡散層は、ゲート常 極に自己整合されて形成された第1の拡散磨と、 ゲート電極から所定距離をおいて第1の拡散層よ り深く形成された第2の拡散層とからなり、前記 高不純物濃度の拡散層は前記第2の拡散層内にこ れより浅く形成された第3の拡散関からなる特許 語求の範囲第1項記載の半導体装置。
- (3) 半導体基板にMOSFETを集積形成す る半導体装置の製造方法において、基板にゲート 絶縁膜を介してゲート電極を形成する工程と、前 記ゲート電極をマスクとして不純物をドープして ソース、ドレイン領域に低不純物濃度の第1の拡 散層を形成する工程と、前記ゲート電極側壁段差 郎に自己整合的にマスク材を形成する工程と、前 記ゲート電極とマスク材をマスクとして不鈍物を ドープして前記第1の拡散磨より深い低不純物濃 度の第2の拡散層を形成する工程と、前記ゲート 電櫃とマスク材をマスクとして不純物をドープし て前記第2の拡散層より浅い高不純物濃度の第3 の拡散層を形成する工程とを備えたことを特徴と する半導体装置の製造方法。
- 3. 発明の詳細な説明

[発明の目的]

(産業上の利用分野)

本発明は、複数のMOSFETを集積形成し てなる半導体装置およびその製造方法に関する。

(従来の技術)

集のは、 のののでは、 ののでは、 ののでは、 ののでは、 ののでは、 ののでは、 ののでは、 ののででは、 ののでは、 ののででは、 ののでは、 ののでは、 ののででは、 ののででは、 ののででは、 ののででは、 ののでででは、 ののででは、 ののででは、 ののででは、 ののででで、 のの

これらの問題を解決するMOSFET構造として従来、第4回或いは第5回に示すものが知られている。これらはロチャネルMOSFETの例である。即ち、D型Si基板41を用い、フィールド絶縁膜46で分離された領域にゲート絶縁膜42を介してゲート電板43が形成され、このゲ

しかし第3図の構造では、高不純物濃度の n +型層 4 5 1 、 4 5 2 が直接基板 4 1 と接しており、接合破壊を生じ易いという難点がある。特にチャネル長が1 4 m以下の微細M O S F E T では、パンチスルーを防止するために基板の不純物濃度を濃くする傾向にあり、この接合耐圧の低下が大きい問題になる。

一方 第 4 図 の 構造 は、 n * 型層 4 5 1 . 4 5 2 が n * 型層 4 4 1 . 4 4 2 内に形成されているため、接合耐圧の点では問題ない。しかし、 n * 型層 4 4 1 . 4 4 2 の接合深さが大きいために、パンチスルーが起り易いという難点がある。

(発明が解決しようとする問題点).

以上のように従来提案されているLDD構造では、ソース、ドレインの接合耐圧を十分大きく 促ち、しかもパンチスルーを確実に防止すること が困難であった。

本発明は上記した点に盛みなされたもので、 MOSFETをその素子特性を劣化させることな く微細化することを可能とした半導体装置および これらのMOSFET構造はLDD(Lightly Doped Drain)構造と呼ばれる。このようにソース・ドレイン拡散圏のうちゲート領域側の部分を低不純物濃度のn-型圏441 、442 で構成することにより、チャネル領域の等電位線の歪みを小さくし、またドレイン近傍での電界集中を小さくすることができ、上述した問題点をある程度改善することができる。

その製造方法を提供することを目的とする。

[発明の構成]

(問題点を解決するための手段)

また本発明の方法は上記の如きMOSFETを 形成するに際して、ゲート電極をマスクとして不 純物をドープして低不純物濃度の第1の拡放器を 形成し、次にゲート電極側壁段差部に自己整合的にマスク材を形成して、このマスク材とゲート電極のマスクはとゲート電をマスクとして不純物をドープして低不能物温度の第2の拡散層を形成して不純物をドープして第2の拡散層表面部に高不純物濃度の第3の拡散層を形成する。

(作用)

本発明のMOSFET倒造では、ソース、ドレイン領域の拡散層が基板に接する部分は低不純物濃度層であるため、衝突電難を起こしにくく、また接合耐圧が高いものとなる。また低不純物湿度の拡散層が階段構造となっているため、パンチスルー耐圧が改善され、短チャネル効果も抑制される。

また本発明の方法によれば、ソース・ドレイン 領域を構成する第1~第3の拡散層は全て自己整合的に形成され、微観寸法で優れた特性の MOSFETをもつ集積回路を実現することができる。

酸化膜17およびゲート電板14をマスクとして 例えば、加速電圧30KeV、ドーズ雌3× 10~3 / ca2 の条件でリンをイオン注入して する(第2図(C))。更に続けて例えば、加速 電圧 4 0 K e V 、ドーズ 最 5 × 1 0 L s / cm 2 の 条件でヒ素をイオン注入して n * 型暦 1 9 』 , 192 (第3の拡散器)を形成する(第2図 (d))。この後全面の熱酸化を行って、拡散層 の不純物を活性化する。こうしてゲート領域に自 己整合された低不純物濃度の浅い n - 型暦 1 5 i 。 152 と、これらに重なる低不純物濃度の深い n * 型層18~,182 と、高不純物濃度で浅い n * 型層 1 9 i , 1 9 2 とからなるソース。ドレ イン領域が形成される。この後全面をCVD酸化 膜20で覆い、コンタクトホールを閉口してソー ス電極21、ドレイン電極22その他の配線を形 成してMOSFETが完成する(第2図(e))。 この実施例によれば、ソース、ドレイン拡散誘

この 失 層 的 に よ れ は 、 ソース 、 ド レ イ ン 払 放 筋 の う ち ゲー ト 镇 域 に 接 す る 郎 分 を 低 不 純 物 濃 度 の

(実施例)

以下本発明の実施例を説明する。

第1回は一実施例のMOSFET構造を示し、 第2図(a)~(e)はその製造工程断面図を示 す。これを製造工程に従って説明すると、先すり ・ 型Si基板11にフィールド酸化膜12を形成し、 素子節域に200人程度のゲート酸化膜13を形 成した後、4000人程度のリンを含む多結晶シ リコン膜によりゲート電極14を形成する。次い でゲート電便14をマスクとして用いて例えば、 加速電圧15KeV、ドーズ形3×1013/ cm² の条件でリンをイオン注入してソース、ドレ イン領域に D 型 層 (第1の拡散層) 15 1. 152 を形成する(第2図(a))。その後全面 を熟酸化して酸化膜16を形成した後、シランガ スを用いたCVD法により全面に酸化膜17を堆 **積する((b))。そして例えば反応性イオンエ** ッチング(RIE) 法により全面エッチングして 酸化膜17をゲート電極14の倒壁段差部にのみ マスク材として自己整合的に残置させる。この後

またこの実施例の方法によれば、3層からなるソース・ドレイン拡散層が全て自己整合的に形成され、微観MOSFETを用いた集積回路の信頼性向上、歩留り向上が図られる。

本発明は上記実施例に限られるものではない。 例えばソース、ドレイン領域の第1~第3の拡散 層の形成順序は過宜変更することが可能である。 また第1~第3の拡散層の形成条件も、本発明の

特開昭 62-229976 (4)

更旨を逸脱しない範囲で変更することができる。
更に実施例ではソース、ドレイン領域の構造を同様のものとしたが、衝突電離や接合耐圧が問題になるのは逆バイアスが印加されるドレイン領域側であるから、少なくともドレイン領域側にその拡散路構造を適用すれば同様の効果が得られる。

更に上記実施例ではnチャネルMOSFETの場合を説明したが、DチャネルMOSFETの場合は勿論、CMOS協造の場合にも本発明を適用することが可能である。また本発明における MOSFETは、ゲート絶軽膜として熱酸化膜を用いたもの以外に、他の絶縁膜例えばシリコン窒化膜等を用いたものも含む。

[発明の効果]

以上述べたように本発明によれば、従来の LDD保造の問題を解決して、微糊MOSFET の接合耐圧およびパンチスルー耐圧を同時に向上 させて、信頼性の高い素子特性を得ることができ る。

また本発明の方法によれば、この様な優れた特


性の微網MOSFETを簡単に且つ制御性よく、 高い歩函りで実現することができる。

4. 図面の簡単な説明


第1回は本発明の一実施例のMOSFETの断面構造を示す図、第2回(a)~(e)はその製造工程を示す断面図、第3回および第4回は従来のMOSFET構造を示す図である。


1 1 ··· p 型 S i 基板、 1 2 ··· フィールド絶縁段、 1 3 ··· ゲート酸化膜、 1 4 ··· ゲート電極、 1 5 i . . 1 5 2 ··· n · 型 層 〈 第 1 の 拡 散 層 〉、 1 6 ··· 熟 酸 化膜、 1 7 ··· C V D 酸 化膜(マスク材)、 1 8 i . 1 8 2 ··· n · 型 層 (第 2 の 拡 散 層)、 1 9 i . 1 9 2 ··· n · 型 層 (第 3 の 拡 散 層)、 2 0 ··· C V D 酸 化膜、 2 1 ··· ソース電極、 2 2 ··· ドレイン電極。

出願人代理人 弁理士 鈴江武彦





第 1 図






(c) 12 n- n- 13 n-1 n- 12 181 151 p-Si 152 182 11






第 2 図



第 3 図



第 4 図